背景介绍：

1983年毕业于美国卡耐基梅隆大学获得电子与电气工程博士学位。曾任美国佐治亚理工学院副教授、教授、荣誉教授，是美国电气与电子工程师协会会士，现任宁波东方理工大学（暂名）讲席教授。研究方向是集成电路与光电子技术研究，累计在国际期刊和会议上发表论文269篇，曾指导11名博士生和19名硕士生顺利毕业，参与了100多个博士答辩委员会，并给数千名硕士及本科学生进行教学。

研究领域：

高性能电子系统设计与测试方法；高速逻辑系统设计；先进电子封装方法。

在多GHz高频逻辑系统开发技术领域，推动了世界集成电路电气测试技术的进步。他创新性地使用了智能负载板，使自动测试设备（ATE）的功能拓展至其原性能水平的10倍以上，并在提高精度的同时大大降低了成本。

教育背景：

1980-1983：电子与电气工程博士 美国卡耐基梅隆大学电子与电气工程系

1978-1979：应用物理硕士 美国加州理工学院物理系

1975-1978：物理学和应用数学学士 美国加州伯克利分校物理系和数学系

工作经历：

现任：宁波东方理工大学（暂名），讲席教授。

2021-2022：美国佐治亚理工学院，荣誉教授。

2005-2021：美国佐治亚理工学院，教授。

1995-2005：美国佐治亚理工学院，副教授。

1989-1995：美国南佛罗里达大学，副教授。

1986-1989：美国哈里斯集团，首席工程师。

1983-1986：美国哈里斯集团，助理总工程师。

学术兼职（部分）：

曾担任诸多国际学术会议及国际期刊审稿人/编辑，包括：

IEEE国际测试会议（International Test Conference）

IEEE超大规模集成测试研讨会(VLSI Test Symposium)

《IEEE Trans系列期刊-并行及分布计算》(IEEE Trans. On Parallel and　Distributed Computing)

《IEEE计算机》（IEEE Computer）

IEEE 多芯片模块测试先进技术研讨会(Adv. Technology Workshop on MCM Test)

《国际微电子封装》(Intl　Journal of Microelectronics Packaging)

《IEEE计算机设计与测试（Design and Test of Computers）》

IEEE电子封装技术大会(Electronics Packaging Technology　Conference)

IEEE电子元件技术大会（Electronic Components Technology Conference）

《电子封装制造Electronics　Packaging Manufacturing- IEEE Trans系列期刊》副主编（Associate Editor）

《电子测试理论与应用-Journal　of Electronics Testing Theory and Applications》期刊特约编辑（Guest Editor）

欧洲测试研讨会（EuropeanTest Symposium）

国际HP82/83000　用户群组会议, 高级编辑（Senior Editor）

申请人曾担任诸多国际学术会议程序委员(PC Member)或分会主席(Session Chair），包括：

IEEE 国际测试会议(ITC) –程序委员, 分会主席, 专题主持

IEEE 多芯片模块(MCM) 测试先进技术研讨会-程序委员, 分会主席

IEEE超大规模集成测试研讨会(VLSI Test Symposium)-分会主席

IEEE电子封装技术大会(EPTC)-程序委员

IEEE电子元件技术大会(ECTC)-程序委员

IEEE 国际混频信号系统及传感器测试会议-程序委员

获奖情况及荣誉：

2010年当选IEEE的会士（Fellow），

1990-2019年获得IEEE国际测试会议（ITC，测试领域国际顶级会议）贡献奖，

2007年获得IEEE计算机协会嘉许奖状，

2005年以来获得IEEE授予共计14届亚洲测试研讨会贡献奖，

2005年获得IEEE Trans系列期刊高级封装领域最佳论文奖，

2005年获得IEEE计算机协会金核奖，

2004年获得IEEE持续贡献奖等。

代表性论著：

累计在国际期刊和会议上发表论文272篇。

• Keezer, DC, Hongjie Li, Ultra-low Jitter Reduction Methods for High-Speed Test Instrumentation, IEEE European Test Symposium, 202305

• Keezer, DC, “Enhanced Jitter Reduction for Multi-GHz ATE”, IEEE International Test Conference,202209

• Moon, T.; Choi, HW; Keezer, DC, “Efficient Built-In Test and Calibration of High Speed Serial I/O Systems Using Monobit Signal Acquisition”, Journal of Electronic Testing-Theory and Applications, 2019,35(6);809-822

• Yang, Jingchi; Keezer, DC, “A Framework for Design of Self-repairing digital systems”, Proceedings-International Test Conference, 2019, 2019-November; 9000155

• Zhang, DC; Swaminathan, M; Keezer, D; “Application of a New Power Distribution Scheme for Complex Printed Circuit Boards for High-Speed Signaling”, IEEE Transactions on Components Packaging and Manufacturing Technology, 2015, 5(6), 806-817

• Chen, Te-Hui; Keezer, Dave C.; “A 40Gbps economic extension board and FPGA testing platform”, Proceeding of the European Test Workshop, 2016,2016-July; 7519297

• Keezer Dave C.; Gray, Carl E; Chen, Te-Hui; Majid, Ashraf; “Practical Methods for extending ATE to 40 and 50 Gbps”, Proceedings- International Test Conference, 2013, 6651876

• Huh, SL; Swaminathan, M; Keezer D; “Pseudo-balanced Signaling Using Power Transmission Lines for Paralled I/O Links, IEEE Transactions on Electromagnetic Compatibility, 2013, 55 (2);315-327

• Keezer, Dave C., Chen, Te-Hui; Gray, Carl E.; Choi, Hyun Woo; Kim, Sungyeol; Lee, Seongkwan; Yoo, Hosun; “Multi-gigahertz arbitrary timing generator and data pattern serializer/formatter”, Proceedings- International Test Conference, 2012, 6401544

• Gray, CE; Keezer, DC; “Extending a DWDM Optical Newwork Test System to 12 Gbps×4 Channels”, Journal of Electronic Testing-Theory and Applications, 2011, 27(3); 351-361

• Keezer, D; Gray, C; Minier, D; Ducharme, P; “Low-Cost 20 Gbps Digital Test Signal Synthesis Using SiGe and InP Logic”, Journal of Electronic Testing-Theory and Applications, 2010, 26(1); 87-96.