一、岗位职责：
   （一）深度参与面向高速逻辑系统的系统设计和FPGA 开发工作：包括需求分析、方案设计、逻辑编码、仿真验证、上板调试；

   （二）按时高质量完成项目开发任务，负责项目相关文档撰写和维护。
    二、任职要求：

   （一）拥有2-5年以上丰富的FPGA开发经验（包括时钟设计、时序与IO约束等），精通Verilog和C/C++语言，熟悉Xilinx FPGA 高端系列器件（如Xilinx Virtex Ultrascale+等），熟练使用 Vivado等FPGA开发工具，精通大规模 FPGA 高速设计，具有扎实的数字电路和数字信号处理功底；

   （二）有FPGA高速接口（如Serdes、Ethernet、PCIE、光纤通信、DDR接口等）开发经验者优先；有大规模射频、微波系统FPGA开发调试经历者优先；

   （三）半导体，集成电路，电子、计算机、通信、自动化等相关专业本科及以上学历；

   （四）具有良好的英语口语交流及写作能力，良好的责任心，积极上进的工作态度，良好的团队合作精神。

 三、薪酬与福利待遇

 将根据应聘者的学历、工作经验、学科背景等综合确定薪酬待遇，享受五险一金及其他福利，具体薪酬福利待遇面议。

 四、应聘方式

（一）报名时间：自发布之日起，招满即止，有意应聘者请从速投递应聘材料。

（二）应聘材料：

 1. 必需提供的材料：

（1）中英文个人简历（含教育经历、科研经历、实习经历、荣誉奖励等）;

（2）本人身份证正反面扫描件;

（3）学历学位证书及学信网《教育部学历证书电子注册备案表》（国（境）外留学回国（境）人员须提供教育部留学服务中心出具的《国外学历学位认证书》）：须提供高中毕业后至最高学历期间所有的相应材料，即若为研究生，则须提供本科及研究生的相应材料；

（4）简历中涉及的以下材料：

 语言能力等级证书、专业技术资格证书、成果证明材料、奖励和荣誉证书等。

 2. 应聘岗位要求提供的其他证明材料，如:

 推荐人姓名、单位、职务、联系电话和联系邮箱；在读期间成绩单等。

（三）应聘方式：

 应聘者请将以上材料以一个文件夹形式发送至电子邮箱：dkeezer@eitech.edu.cn，并同时抄送人力资源部邮箱：staff-hire@eitech.edu.cn，邮件主题及文件夹命名格式为“姓名+应聘岗位名称+招聘信息来源”。对符合要求并通过初审者，将会通知安排面试。

 在招聘过程中，学校将以电子邮件、短信或电话等方式通知进入下一环节的应聘者，如若联系不到应聘者本人或者接到通知后未按通知要求参加相应环节的，视为应聘者主动放弃。每一环节淘汰的应聘者，学校将不再另作通知。